A3T8GF33BBF-GML

Zentel Japan
155-A3T8GF33BBF-GML
A3T8GF33BBF-GML

Fab. :

Description :
DRAM DDR3L 8Gb, 1024Mx8 (1CS, 1ZQ), 1600 at CL11, 1.35V, FBGA-78

Fiche technique:
Modèle de ECAO:
Téléchargez gratuitement le chargeur de bibliothèque pour convertir ce fichier pour votre outil ECAD. En savoir plus sur le modèle ECAD.
Plus d'informations
En savoir plus à propos de Zentel Japan A3T8GF33BBF-GML

En stock: 128

Stock:
128 Expédition possible immédiatement
Délai usine :
24 Semaines Délai de production estimé en usine pour des quantités supérieures à celles indiquées.
Les quantités supérieures à 128 seront soumises à des commandes minimales.
Minimum : 1   Multiples : 1
Prix unitaire:
-,-- €
Ext. Prix:
-,-- €
Tarif est.:

Prix (EUR)

Qté. Prix unitaire
Ext. Prix
23,29 € 23,29 €
21,58 € 215,80 €
20,90 € 522,50 €
20,39 € 1 019,50 €
19,88 € 1 988,00 €
19,22 € 4 805,00 €
18,35 € 9 175,00 €
1 000 Devis

Attribut de produit Valeur d'attribut Sélectionner l'attribut
Zentel Japan
Catégorie du produit: DRAM
RoHS:  
SDRAM - DDR3L
8 Gbit
8 bit
800 MHz
FPGA-78
1 G x 8
20 ns
1.283 V
1.45 V
0 C
+ 95 C
DDR3L
Tray
Marque: Zentel Japan
Pays d’assemblage: Not Available
Pays de diffusion: Not Available
Pays d'origine: TW
Sensibles à l’humidité: Yes
Style de montage: SMD/SMT
Type de produit: DRAM
Nombre de pièces de l'usine: 2200
Sous-catégorie: Memory & Data Storage
Courant d’alimentation maximal: 100 mA
Nom commercial: Zentel Japan
Poids de l''unité: 179 mg
Produits trouvés:
Pour consulter des produits similaires, sélectionnez au moins une case.
Sélectionnez au moins une case pour consulter des produits similaires dans cette catégorie.
Attributs sélectionnés: 0

Fiche technique

CNHTS:
8542329010
USHTS:
8542320036
ECCN:
EAR99

DDR3 SDRAM

Zentel DDR3 SDRAM features a high-speed data transfer that is realized by the 8 bits prefetch pipelined architecture. The SDRAM has a double-data-rate architecture with two data transfers per clock cycle. They have a bi-directional differential data strobe (DQS and /DQS) and are transmitted/received with data for capturing data at the receiver. DQS is edge-aligned with data for READs; center-aligned with data for WRITEs. The differential clock inputs (CK and /CK) DLL aligns DQ and DQS transitions with CK transitions.

PRODUITS PRÉSENTÉS
ZENTEL JAPAN

Supplier Image
Voir tous les nouveaux produits de Zentel Japan

Une erreur inattendue est survenue.


Avez-vous une question ? Veuillez consulter le centre d’assistance.
Pour toute question concernant une commande spécifique, veuillez vous connecter à votre compte.

Si vous rencontrez d’autres problèmes, veuillez nous contacter au 800-346-6873 ou nous envoyer un e-mail à help@mouser.com.