LMK5C33216ARGCR

Texas Instruments
595-LMK5C33216ARGCR
LMK5C33216ARGCR

Fab. :

Description :
Clock Synthesizer / Jitter Cleaner Three DPLL three AP LL two-input and 16

Modèle de ECAO:
Téléchargez gratuitement le chargeur de bibliothèque pour convertir ce fichier pour votre outil ECAD. En savoir plus sur le modèle ECAD.
Mouser ne vend pas actuellement ce produit dans votre région.

Disponibilité

Stock:

Attribut de produit Valeur d'attribut Sélectionner l'attribut
Texas Instruments
Catégorie du produit: Gnrateur d'horloge/Correcteur de gigue
Restrictions de livraison:
 Mouser ne vend pas actuellement ce produit dans votre région.
RoHS:  
16 Output
1.25 GHz
CML, HSCL, LVCMOS, LVDS, LVPECL
Differential, Single-Ended
VQFN-64
200 MHz, 800 MHz
3.135 V
3.465 V
- 40 C
+ 105 C
LMK5C33216A
SMD/SMT
Marque: Texas Instruments
Pays d’assemblage: Not Available
Pays de diffusion: Not Available
Pays d'origine: PH
Sensibles à l’humidité: Yes
Courant d'alimentation de fonctionnement: 950 mA, 1.09 A, 1.205 A
Produit: Synchronizers / Jitter Cleaners
Type de produit: Clock Synthesizers / Jitter Cleaners
Nombre de pièces de l'usine: 2500
Sous-catégorie: Clock & Timer ICs
Type: High-Performance Network Synchronizer and Jitter Cleaner
Produits trouvés:
Pour consulter des produits similaires, sélectionnez au moins une case.
Sélectionnez au moins une case pour consulter des produits similaires dans cette catégorie.
Attributs sélectionnés: 0

Cette fonctionnalité nécessite l'activation de JavaScript.

USHTS:
8542390090
MXHTS:
8542399999
ECCN:
3A001.A.2.A

Synchroniseur de réseau haute performance LMK5C33216A

Le synchroniseur de réseau haute performance LMK5C33216A de Texas Instruments comprend un nettoyeur de gigue conçu pour répondre aux exigences rigoureuses des communications sans fil et des applications d'infrastructure. Le synchroniseur de réseau intègre trois DPLL pour fournir une gigue et une atténuation de commutation sans faille avec une largeur de bande de boucle programmable et sans filtres de boucle externes. Cette fonction maximise la flexibilité et la facilité d'utilisation de l'appareil. Chaque phase DPLL verrouille un APLL apparié à une entrée de référence.